ADC控制寄存器2（ADC Control Register 2，ADCTRL2）

位15～3，保留位。

位2，CLKDIV4EN：使能时ADC输入时钟4分频。

●0：ADC时钟=CPU时钟。

●1：ADC时钟=CPU时钟/4。

位1，ADCNONOVERLAP：控制位。

●0：允许采样与转换重叠。

●1：不允许采样重叠。

位0，CLKDIV2EN：使能时ADC输入时钟2分频。当运行2分频ADCCLK时，根据116.6ns定标采样最小持续时间。

●0：ADC时钟=CPU时钟。

●1：ADC时钟=CPU时钟/2。