14.3.6  建立VHDL测试文件

利用VHDL语言设计FPGA项目时，通常需要在计算机上进行仿真，以检测设计的项目是否达到设计要求，这就需要建立一个VHDL测试文件。VHDL测试文件是用来描述顶层电路的仿真测试顺序，它不属于FPGA设计项目的一部分，因此不会出现在层次结构文件和网络报表文件中。

建立VHDL测试文件的步骤如下：

1）选择菜单命令“文件”→“新建”→“其他”→“VHDL Testbench”（VHDL测试台），默认名为“VHDLTestbench1.VHDTST”。

2）选择菜单命令“文件”→“保存”，保存并更名该文件“Test_TBarLedWindow.VHDTST”。

3）在创建测试文件的同时，系统进入VHDL文本编辑环境中，在该环境中输入编辑测试程序代码，如图14-18所示。

图14-18 VHDL测试文件