4.2.1 原理图的自动检测设置
执行方式：
菜单栏：选择“工程”→“工程参数”命令。
绘制步骤：
执行此命令，系统将弹出如图4-5所示的“Options for PCB Project…”（PCB工程选项……）对话框。所有与工程有关的选项都可以在该对话框中进行设置。
图4-5 “Options for PCB Project…”（PCB工程选项……）对话框
选项说明：
该对话框中包含以下11个选项卡。
▲“Error Reporting”（错误报告）选项卡：用于设置原理图的电气检查规则。当进行文件的编译时，系统将根据该选项卡中的设置进行电气规则的检测。
▲“Connection Matrix”（电路连接检测矩阵）选项卡：用于设置电路连接方面的检测规则。当对文件进行编译时，通过该选项卡的设置可以对原理图中的电路连接进行检测。
▲“Class Generation”（自动生成分类）选项卡：用于设置自动生成分类。
▲“Comparator”（比较器）选项卡：当对两个文档进行比较时，系统将根据此选项卡中的设置进行检查。
▲“ECO Generation”（工程变更顺序）选项卡：依据比较器发现的不同，对该选项卡进行设置来决定是否导入改变后的信息，大多用于原理图与PCB间的同步更新。
▲“Options”（工程选项）选项卡：在该选项卡中可以对文件输出、网络表和网络标号等相关选项进行设置。
▲“Multi-Channel”（多通道）选项卡：用于设置多通道设计。
▲“Default Prints”（默认打印输出）选项卡：用于设置默认的打印输出对象（如网络表、仿真文件、原理图文件以及各种报表文件等）。
▲“Search Paths”（搜索路径）选项卡：用于设置搜索路径。
▲“Parameters”（参数设置）选项卡：用于设置工程文件参数。
▲“Device Sheets”（硬件设备列表）选项卡：用于设置硬件设备列表。
在该对话框的各选项卡中，与原理图检测有关的主要有“Error Reporting”（错误报告）选项卡、“Connection Matrix”（电路连接检测矩阵）选项卡和“Comparator”（比较器）选项卡。当对工程进行编译操作时，系统会根据该对话框中的设置进行原理图的检测，系统检测出的错误信息将在“Messages”（信息）面板中列出。
1．“Error Reporting”（错误报告）选项卡的设置
在“Error Reporting”（错误报告）选项卡中可以对各种电气连接错误的等级进行设置。其中电气错误类型检查主要分为6类，各类中又包括不同的选项，各分类和主要选项的含义如下。
1）“Violations Associated with Buses”（与总线相关的违例）组：设置包含总线的原理图或元件的选项。
▲Arbiter loop in OpenBus document（开放总线系统文件中的仲裁文件）：在包含基于开放总线系统的原理图文档中通过仲裁元件形成I/O端口或MEM端口回路错误。
▲Bus indices out of range（超出定义范围的总线编号索引）：总线和总线分支线共同完成电气连接，如果定义总线的网络标号为D[0…7]，则当存在D8及D8以上的总线分支线时将违反该规则。
▲Bus range syntax errors（总线命名的语法错误）：用户可以通过放置网络标号的方式对总线进行命名。当总线命名存在语法错误时将违反该规则。例如，定义总线的网络标号为D[0…]时将违反该规则。
▲Cascaded Interconnects in OpenBus document（开放总线文件互连元件错误）：在包含基于开放总线系统的原理图文件中，互连元件之间的端口级联错误。
▲Illegal bus definition（总线定义违规）：连接到总线的元件类型不正确。
▲Illegal bus range values（总线范围值违规）：与总线相关的网络标号索引出现负值。
▲Mismatched bus label ordering（总线网络标号不匹配）：同一总线的分支线属于不同网络时，这些网络对总线分支线的编号顺序不正确，即没有按同一方向递增或递减。
▲Mismatched bus widths（总线编号范围不匹配）：总线编号范围超出界定。
▲Mismatched Bus-Section index ordering（总线分组索引的排序方式错误）：没有按同一方向递增或递减。
▲Mismatched Bus/Wire object in Wire/Bus（总线种类不匹配）：总线上放置了与总线不匹配的对象。
▲Mismatched electrical types on bus（总线上电气类型错误）：总线上不能定义电气类型，否则将违反该规则。
▲Mismatched Generics on bus(First Index)（总线范围值的首位错误）：线首位应与总线分支线的首位对应，否则将违反该规则。
▲Mismatched Generics on bus(Second Index)（总线范围值的末位错误）：线末位应与总线分支线的末位对应，否则将违反该规则。
▲Mixed generic and numeric bus Labeling（与同一总线相连的不同网络标识符类型错误）：有的网络采用数字编号，有的网络采用了字符编号。
2）“Violations Associated with Components”（与元件相关的违例）组：设置原理图中元件及元件属性，如元件名称、引脚属性、放置位置。
▲Component Implementations with Duplicate Pins Usage（原理图中元件的引脚被重复使用）：原理图中元件的引脚被重复使用的情况经常出现。
▲Component Implementations with Invalid Pin Mappings（元件引脚与对应封装的引脚标识符不一致）：元件引脚应与引脚的封装一一对应，不匹配时将违反该规则。
▲Component Implementations with Missing Pins in Sequence（元件丢失引脚）：按序列放置的多个元件引脚中丢失了某些引脚。
▲Components Containing Duplicate Sub-parts（嵌套元件）：元件中包含了重复的子元件。
▲Components with Duplicate Implementations（重复元件）：重复实现同一个元件。
▲Components with Duplicate Pins（重复引脚）：元件中出现了重复引脚。
▲Duplicate Component Models（重复元件模型）：重复定义元件模型。
▲Duplicate Part Designators（重复组件标识符）：元件中存在重复的组件标号。
▲Errors in Component Model Parameters（元件模型参数错误）：在元件属性中设置。
▲Extra Pin Found in Component Display Mode（元件显示模型多余引脚）：元件显示模式中出现多余的引脚。
▲Mismatched Hidden Pin Connections（隐藏的引脚不匹配）：隐藏引脚的电气连接存在错误。
▲Mismatched Pin Visibility（引脚可视性不匹配）：引脚的可视性与用户的设置不匹配。
▲Missing Component Model Parameters（元件模型参数丢失）：取消元件模型参数的显示。
▲Missing Component Models（元件模型丢失）：无法显示元件模型。(https://www.daowen.com)
▲Missing Component Models in Model Files（模型文件丢失元件模型）：元件模型在所属库文件中找不到。
▲Missing Pin Found in Component Display Mode（元件显示模型丢失引脚）：元件的显示模式中缺少某一引脚。
▲Models Found in Different Model Locations（模型对应不同路径）：元件模型在另一路径（非指定路径）中找到。
▲Sheet Symbol with Duplicate Entries（原理图符号中出现了重复的端口）：为避免违反该规则，建议用户在进行层次原理图的设计时，在单张原理图上采用网络标号的形式建立电气连接，而不同的原理图间采用端口建立电气连接。
▲Un-Designated Parts Requiring Annotation（未指定的部件需要标注）：未被标号的元件需要分开标号。
▲Unused Sub-Part in Component（集成元件的某一部分在原理图中未被使用）：通常对未被使用的部分采用引脚为空的方法，即不进行任何的电气连接。
3）“Violations Associated with Documents”（与文档关联的违例）组：原理图文档相关设置。
▲Conflicting Constraints（规则冲突）：文档创建过程与设定的规则相冲突。
▲Duplicate sheet numbers（复制原理图编号）：电路原理图编号重复。
▲Duplicate Sheet Symbol Names（复制原理图符号名称）：原理图符号命名重复。
▲Missing child sheet for sheet symbol（子原理图丢失原理图符号）：工程中缺少与原理图符号相对应的子原理图文件。
▲Missing Configuration Target（配置目标丢失）：在配置参数文件中设置。
▲Missing sub-Project sheet for component（元件的子工程原理图丢失）：有些元件可以定义子工程，当定义的子工程在固定的路径中找不到时将违反该规则。
▲Multiple Configuration Targets（多重配置目标）：文档配置多元化。
▲Multiple Top-Level Documents（顶层文件多样化）：定义了多个顶层文档。
▲Port not linked to parent sheet symbol（原始原理图符号不与部件连接）：子原理图电路与主原理图电路中端口之间的电气连接错误。
▲Sheet Entry not linked child sheet（子原理图不与原理图端口连接）：电路端口与子原理图间存在电气连接错误。
4）“Violations Associated with Nets”（与网络关联的违例）组：原理图网络设置中的不合理现象。
▲Adding hidden net to sheet（添加隐藏网络）：原理图中出现隐藏的网络。
▲Adding Items from hidden net to net（隐藏网路添加子项）：从隐藏网络添加子项到已有网络中。
▲Auto-Assigned Ports To Device Pins（器件引脚自动端口）：自动分配端口到器件引脚。
▲Duplicate Nets（复制网络）：原理图中出现了重复的网络。
▲Floating Net Labels（浮动网络标签）：原理图中出现了不固定的网络标号。
▲Floating Power Objects（浮动电源符号）：原理图中出现了不固定的电源符号。
▲Global Power-Object Scope Changes（更改全局电源对象）：与端口元件相连的全局电源对象已不能连接到全局电源网络，只能更改为局部电源网络。
▲Net Parameters with No Name（无名网络参数）：存在未命名的网络参数。
▲Net Parameters with No Value（无值网络参数）：网络参数没有赋值。
▲Nets Containing Floating Input Pins（浮动输入网络引脚）：网络中包含悬空的输入引脚。
▲Nets Containing Multiple Similar Objects（多样相似网络对象）：网络中包含多个相似对象。
▲Nets with Multiple Names（命名多样化网络）：网络中存在多重命名。
▲Nets with No Driving Source（缺少驱动源的网络）：网络中没有驱动源。
▲Nets with Only One Pin（单个引脚网络）：存在只包含单个引脚的网络。
▲Nets with Possible Connection Problems（网络中可能存在连接问题）：文档中常见的网络问题。
▲Sheets Containing Duplicate Ports（多重原理图端口）：原理图中包含重复端口。
▲Signals with Multiple Drivers（多驱动源信号）：信号存在多个驱动源。
▲Signals with No Driver（无驱动信号）：原理图中信号没有驱动。
▲Signals with No Load（无负载信号）：原理图中存在无负载的信号。
▲Unconnected Objects in Net（网络断开对象）：原理图中网络中存在未连接的对象。
▲Unconnected Wires（断开线）：原理图中存在未连接的导线。
5）“Violations Associated with Others”（其他相关违例栏）组：原理图中其他不合理现象。
▲Object Not Completely within Sheet Boundaries（对象超出了原理图的边界）：可以通过改变图纸尺寸来解决。
▲Off-Grid Object（对象偏离格点位置将违反该规则）：使元件处在格点位置有利于元件电气连接特性的完成。
6）“Violations Associated with Parameters”（与参数相关的违例）组：原理图中参数设置不匹配。
▲Same Parameter Containing Different Types（参数相同而类型不同）：原理图中元件参数设置常见问题。
▲Same Parameter Containing Different Values（参数相同而值不同）：原理图中元件参数设置常见问题。
“Error Reporting”（报告错误）选项卡的设置一般采用系统的默认设置，但针对一些特殊的设计，用户则须对以上各项的含义有一个清楚的了解。如果想改变系统的设置，则应单击每栏右侧的“Report Mode”（报告模式）选项进行设置，包括“No Report”（不显示错误）“Warning”（警告）“Error”（错误）和“Fatal Error”（严重的错误）4种选择。系统出现错误时是不能导入网络表的，用户可以在这里设置忽略一些设计规则的检测。
2．“Connection Matrix”（电路连接检测矩阵）选项卡
在“Connection Matrix”（电路连接检测矩阵）选项卡中，用户可以定义一切与违反电气连接特性有关报告的错误等级，特别是元件引脚、端口和原理图符号上端口的连接特性。当对原理图进行编译时，错误信息将在原理图中显示出来。
要想改变错误等级的设置，单击选项卡中的颜色块即可，每单击一次改变一次，与“Error Reporting”（报告错误）选项卡一样，该也包括4种错误等级，即“No Report”（不显示错误）、“Warning”（警告）、“Error”（错误）和“Fatal Error”（严重的错误）。在该选项卡的任何空白区域右击，在弹出的快捷菜单中可以设置各种特殊形式，如图4-6所示。当对工程进行编译时，该选项卡的设置与“Error Reporting”（报告错误）选项卡中的设置将共同对原理图进行电气特性的检测。所有违反规则的连接将以不同的错误等级在“Messages”（信息）面板中显示出来。
图4-6 “Connection Matrix”（电路连接检测矩阵）选项卡设置
单击“设置成安装缺省”按钮，可恢复系统的默认设置。对于大多数的原理图设计保持默认的设置即可，但对于特殊原理图的设计，则需要用户进行一定的改动。
