11.3.3  创建VHDL设计文件

利用VHDL语言设计可编程逻辑器件的内部数字电路时，需要在创建的FPGA工程中追加两类文件：一类是VHDL设计文件，用于编辑VHDL语句，对内部的数字电路进行描述；另一类是电路原理图文件，用于描述内部数字电路与可编程逻辑器件引脚之间的对应关系。

VHDL行为描述文件用来描述设计的每一部分在仿真过程中的具体行为。顶层电路原理图中的每一个元件都必须具有相应的VHDL行为描述文件才能完成最终的仿真。对于元件的行为描述，Altium Designer 13系统中提供了相应的两种文件，即VHDL文件和VHDL库文件。其中，VHDL文件用于描述单个元件的仿真行为，而VHDL库文件则是一系列VHDL文件的组合，包括不同的元件名称、不同的行为描述等。

在本例中，用到了4个自定义的元件，即“dual_ram_if”“Cpuif”“Vgacfg”和“Vgaif”。对于这4个元件，将采用建立VHDL库文件的方式来对其电路行为加以 描述。

1）在“RS232_HTTP_Enabled.PrjFpg”上右击，在弹出的快捷菜单中选择“给工程添加新的”→“VHDL Document”（VHDL文件）命令，则在工程中出现了一个VHDL设计文件，默认名为“VHDL1.Vhd”。(https://www.daowen.com)

2）在“VHDL1.Vhd”上右击，在弹出的快捷菜单中选择“保存为”命令，选择合适路径保存该文件，并将其重新命名为“dual_ram_if.Vhd”。

3）在创建新的VHDL设计文件的同时，系统进入了VHDL的设计环境，如图11-22所示。

图11-22 VHDL的设计环境

采用同样的方法，创建其余3个VHDL文件，分别为“Cpuif.vhd”“Vgacfg.vhd”和“Vgaif.vhd”。