11.3.8  FPGA工程的设置

11.3.8 FPGA工程的设置

在前面章节的操作中，已完成了顶层电路原理图的绘制和相关VHDL文件的编辑，建立了VHDL测试文件及VHDL库文件。在进行下面的编译、仿真之前，还需要对FPGA工程的有关属性进行设置。

1）打开当前工程“RS232_HTTP_Enabled.PrjFpg”中的任一文件，如原理图文件“Vgacfg.SchDoc”。

2）选择“工程”→“工程序列”命令，系统将弹出图11-37所示的工程序列对话框。

在该对话框中列出了当前工程中的所有源文件及库文件。由于仿真器在编译时是按照自下而上的顺序进行编译的，因此，通过单击“Move Up”（上移）按钮，可将后编译的文件向上移动，单击“Move Down”（下移）按钮，可将需要先编译的文件向下移动。设置完毕后，单击“OK”按钮关闭对话框。

图11-37 工程序列对话框

如果工程中包含了较多的文件，用户不必手动安排编译的顺序，而是由系统在编译过程中自动调整。(https://www.daowen.com)

3）选择“工具”→“FPGA参数”命令，系统将弹出“参数选择”对话框。在“Simulation Compiler”标签页中勾选“智能回归编译”复选框，则系统在编译时会自动调整工程中的文件编译顺序，如图11-38所示。

图11-38 “参数选择”对话框

4）选择“工程”→“工程参数”命令，系统将弹出工程选项设置对话框。单击其中的“仿真”选项卡，设置电路仿真时的各项属性。单击“添加”按钮，在弹出的“选择Testbench设置”对话框中设置“Testbench文件”为“Vgacfg.vhd”，在“顶层元件”文本框中输入“VGACFG”，在“结构体系”文本框中输入“RTL”，单击“确定”按钮关闭对话框。设置“SDF优化”为“Min”，选择“VHDL标准”为“VHDL93”，如图11-39所示。

图11-39 “仿真”选项卡

5）单击“合成”选项卡，该选项卡中的各选项均采用系统默认设置，设置完毕后单击“确定”按钮。