3.4.2 PowerPC体系架构特点
PowerPC是一种基于RISC体系结构的CPU架构，最早是由IBM公司基于Power架构开发的。PowerPC架构芯片遵循统一的硬件标准，具有高性能和高可靠性的特点，在通信基站、工业控制和航空航天等对性能和可靠性要求较高的领域有着广泛的应用。PowerPC架构采用流水线来增加CPU指令流的处理速度。不同于ARM架构的三级流水线，PowerPC的流水线分为五个阶段：取指、译码、执行、回写和加载回写；使用取指队列存放指令，包括一个译码缓冲区和两个预取缓冲区。PowerPC处理器内集成了单线程执行单元，包含通用寄存器、算术逻辑单元（ALU）和乘-加单元（MAC）。执行单元支持在硬件内所有的32位PowerPC UISA指令，不支持浮点操作。
