3.4.3 典型的PowerPC处理器
SM750是一款高性能低功耗微处理器，它由一个处理器核、一个L2Cache接口和60X总线组成。SM750是一款32位PowerPC体系结构精简指令集（RISC）的CPU，它定义了32位的有效地址，8位、16位、32位的整数数据类型，32位和64位的浮点数据类型。SM750是超标量微处理器，可同时执行两条指令。其包括以下六个执行单元：
（1）浮点单元（FPU）。
（2）分支处理单元（BPU）。
（3）系统寄存器单元（SRU）。
（4）读/写单元（LSU）。
（5）两个整数单元（IU）：IU1执行所有的整数指令，IU2执行除了乘和除指令以外的所有整数指令。
SM750具有并行执行几条指令及快速执行简单指令能力，从而提高执行单元效率和系统的吞吐量。大多数整数指令的执行只需要一个时钟周期。FPU是流水线执行的，它执行的任务被分成子任务，为三个连续进程。通常情况下，一个浮点指令一次只可占用三个进程中的一个，通过释放前进程以执行下一条浮点指令。因此，FPU一次能执行三个单精度浮点指令。双精度加法指令有三个周期的等待时间；双精度乘法和乘加指令分别有四个周期的等待时间。
SM750为指令、数据、独立指令及数据存储管理单元（MMU）提供了片内32Kbyte，8路组相连物理寻址的Cache。每个MMU有128个入口，两路组相连的高速转换缓冲区（DTLB和ITLB），保存最近使用的页地址转换信息。块地址转换是通过由PowerPC体系结构定义的四个入口指令和数据块地址转换阵列（IBAT和DBAT）来完成的。在块地址转换时，有效地址同时与所有的四个BAT寄存器入口做比较。L2 Cache通过片内两路组标记存储器和外部同步SRAMs执行数据存储，外部的SRAMs通过一个可以支持1Mbyte同步SRAMs的专用L2 Cache端口进行存取。
SM750提供了32位地址总线及64位数据总线。SM750的Cache支持三种状态的一致性协议（MEI），即独占、修改和无效状态，是兼容MESI（修改/独占/共享/无效）协议四种状态的子集。它在四种状态Caches系统中操作连贯。SM750支持以单拍和成组数据传输的形式进行存储器访问，以及存储器映射I/O操作。