9.2.3 芯片级辐射效应及加固技术
9.2.3.1 集成电路的辐射效应及加固技术
1）集成电路的辐射效应
目前，CMOS IC仍然占集成电路的主导地位。芯片未来将向集成度更高、功耗更低、运算速度更快、存储空间更大和更加智能等方向发展。这导致未来芯片线程更小，所遭受空间辐射并产生损伤效应的概率也越大。集成电路受空间辐射所产生的效应主要包含总剂量效应和单粒子效应。
（1）总剂量效应。空间辐射主要引起MOSFET的阈值电压Vtn漂移、平带电压VFB漂移、漏电流增加、跨导下降和可靠性下降等。N沟道型与P沟道型MOSFET阈值电压随辐照的变化具有不同趋势。受辐照的N沟道型、P沟道型MOSFET阈值电压与总剂量的关系表明：P沟道型MOSFET阈值电压随辐照剂量的增加而增大；N沟道型MOSFET的阈值电压在初始时随辐照剂量的增加朝负向漂移，主要是氧化物陷阱电荷的贡献，随着辐照剂量的增加，界面态电荷的不断增加，阈值电压的漂移反而减小，甚至朝正向漂移，出现反弹（rebound）现象。
（2）单粒子效应。集成电路的单粒子效应分为产生软错误的单粒子翻转和产生硬错误的单粒子闩锁。
单粒子翻转效应一般由重电离粒子（如α粒子）引起。α粒子是氦核粒子（z＝2），α粒子穿透硅片的深度与它的能量有关。随着集成电路集成度的提高，元器件尺寸也需要进一步减小，人们发现陶瓷管壳中存在的微量放射性同位素产生的α粒子也能引起存储器瞬时损伤（如64 Kbit动态随机存储器）。一般从陶瓷管壳中产生的α粒子，能量为5 MeV，穿透深度为25μm，产生电子-空穴对数目为106量级。α粒子在灵敏区产生的大量电子-空穴对，由扩散和漂移运动分别被P区和N区收集，这种由电荷运动引起的电流能使半导体器件产生软错误。α粒子能量不同引起的软错误率也不同，能量在4 MeV左右的α粒子引起的软错误率最大。α粒子的注入角度不同，引起的软错误率也不同，其中60°注入角引起的软错误最多，因为这样的注入角度在灵敏区内穿透的路径最长。
在CMOS电路中固有的PNPN结构，以及其内部存在的寄生晶体管，瞬时密集的电子/空穴电荷流动形成的电流使寄生晶体管导通，可产生闩锁现象。若闩锁时通过器件的电流过大，则可将器件烧毁。单粒子闩锁效应可使电路“死机”，但断开电源并重新加电后，能恢复电路功能，属于特殊的软错误。而单粒子烧毁及单粒子栅穿效应导致器件损坏，不能恢复，故称“硬错误”。
2）集成电路的加固技术
为利用当前发展的商业工艺技术，以提供良好的电学性能，也不需要附加的工艺步骤，以便能和当代标准商业CMOS工艺兼容，降低成本和增加可靠性，人们提出了电路加固的设计方法。冗余电路设计DICE技术能获得很好的抗单粒子翻转效果，并且在晶体管尺寸上没有特定的要求，因此也并没有因为晶体管尺寸比例的设计引起对总剂量的敏感。这个单元适用于代替分布在CMOS、ASIC中的锁存器和触发器，也可以用来作为加固的SRAM。
9.2.3.2 MOS场效应晶体管的辐射效应及加固技术
1）MOS场效应晶体管的辐射效应
MOS器件属于多数载流子导电的表面效应器件，故以体效应为主的中子辐射对其影响不大，但它对γ射线之类的电离辐射却比双极型器件敏感得多。电离辐射会使MOS器件的阈值电压VT和平带电压VFB发生漂移。大多数情况下，VT漂移是朝着负电压方向进行的，而且漂移量的大小与所加栅压的极性和量值有关，正栅压下的漂移比负栅压下要大，栅压为零或略负时，漂移量近乎为零。这种漂移是由辐射诱生氧化层电荷效应引起的，由于电离辐射诱生的氧化层电荷总是正电荷，所以只呈现VT的负向漂移。在高电离辐射剂量下，有时可观察到N沟道型MOS器件中的VT正向漂移，这种漂移可能是由辐射诱生界面陷阱效应引起，因为Si-SiO2界面陷阱更多地起着电子陷阱的作用，会导致氧化层中正电荷的减少。
电离辐射诱生界面陷阱效应还将导致MOS器件沟道迁移率、跨导、来阈区电流和1/f噪声的变化及MOS电容C-V曲线的畸变等。此外，电离辐射会引起CMOS电路上升时间和下降时间增加，影响电路的工作速度。电离辐射还会使逻辑电路的低电平噪声容限减小、高电平噪声容限增大，从而降低了电路的抗干扰能力。中子辐射对MOS器件的影响远不如电离辐射的影响显著，主要是使界面陷阱密度和衬底掺杂浓度增加，沟道电子技术载流子迁移率减少，从而导致阈值电压漂移、跨导退化和漏极电流下降。
2）MOS场效应晶体管的加固技术
辐射对MOS器件的影响主要体现在电离辐射对栅介质膜的破坏作用，因此栅介质材料和工艺改进是MOS器件辐射加固的重点。具体措施如下：
（1）采用优质抗辐射栅介质膜。干氧氧化的纯净SiO2膜中含有的电离缺陷最少，仍然是目前抗辐射栅介质膜的首选材料。Al2O3、Si3N4等薄膜本身具有高抗辐射能力，但因存在其他问题，如Al2O3膜的稳定性差、Si3N4膜与硅的匹配性差，不宜直接用作栅介质膜。
（2）改进栅氧化方法和优化工艺条件。工艺改进的目标是使栅介质膜中引发电离的缺陷最少。在目前普遍采用的SiO2介质膜中，引发电离的缺陷主要包括不饱和Si—OH键、饱和悬挂键SiS—H和间隙原子O。改进工艺的目的就是使制备出的SiO2膜中含有的这些缺陷最少，具体方法有：采用1 000℃干氧氧化工艺制备；氧化后在N2气氛中退火，退火温度为850～950℃，不宜过高；栅氧化前用三氯乙烯或氯化氢净化炉管等。在SiO2中掺入Al、Cr、P或Mo等，可以引入大量的电子俘获中心，减少正电荷的积累和界面陷阱密度，从而提高耐辐射的能力。
（3）减少栅氧化层厚度。由于辐射引起的阈值电压漂移与栅氧化层的厚度成正比，故减少栅氧化层厚度对提高加固强度有利；MOS器件按比例缩小可以提高其抗辐射能力。例如，早期CMOS/Si电路采用的氧化层厚度为100～150 mm，现在的辐射加固CMOS/Si电路则可低至50～70 nm。
（4）管壳上涂敷抗辐射涂层。一种方法是在管壳上镀一层铅或钽，可以起到辐射屏蔽作用；另一种方法是将钨片烧结在陶瓷管壳的外表面，将合金片烧结在管壳的内表面，可以大大提高器件的抗电子辐照的能力。
（5）采用真空封装。为了避免管壳内气体的辐射电离效应对器件表面的影响，最好采用抽真空封装（真空度一般为1×10-1～1×10-2mm Hg），不采用充惰性气体封装。
9.2.3.3 双极型晶体管的辐射效应及加固技术
1）双极型晶体管的辐射效应
中子辐射引起的PN结电流-电压特性的变化，主要是由中子辐射的位移效应造成的。首先，它使多数载流子浓度降低和迁移率减少，从而PN结正向动态电阻增加；其次，它引起电阻率增大，使PN结反向辐射导致的表面损伤又会使PN结表面漏电流增大。
由于电压调整二极管的掺杂浓度较高而且少子寿命较短，因此其抗中子辐射能力优于整流二极管。隧道二极管的工作依赖于从导带到价带的电子隧穿效应，与少子无关，因此其抗辐射能力比普通的二极管至少要高一个数量级以上。
中子辐射和γ射线辐照都会引起双极型晶体管电流放大系数hFE的下降和漏电流的增加，但中子辐射的影响程度更大，而且两者的作用机理不同。中子辐射引起的位移损伤主要是复合作用，它使少子寿命下降，基区复合电流增大，hFE减少。γ射线辐照使氧化层正电荷Si-SiO2界面陷阱和氧化层表面可动离子等表面复合加强，从而造成hFE下降，严重时还会形成表面反型沟道，使漏电流激增。
对于具有低浓度收集区的器件和电路，中子辐射引起的收集区电阻率的增加，会对其性能产生显著影响。对于功率晶体管，衬底电阻率增加和电流增益降低会导致饱和深度减小，使其饱和压降明显增大；对于开关晶体管，少子寿命的降低及电阻率的增加，会使其上升时间增加，存储时间和下降时间减少。此外，中子辐射还会造成微波截止频率下降，双极型逻辑集成电路的低电平阈值升高。
中子辐射对双极型器件性能的影响程度与器件的工作电流、工作频率、基区宽度及低掺杂区掺杂浓度大小等都有密切的关系。在小注入条件下，少子复合作用对hFE起主要支配作用，所以辐射对双极型晶体管工作在小电流下的电流增益影响较大。在相同的辐射条件下，功率晶体管因有源区体积大而且掺杂浓度低，所以其抗辐射能力远逊于小信号晶体；高频晶体管因基区宽度窄，辐射诱生复合变化的使用体积小，故比低频晶体管更耐中子辐射；开关晶体管因其少子寿命短，故其损伤程度比放大晶体管小。在双极型模拟集成电路中，横向PNP管的基区较宽，基区掺杂浓度较低，因而抗中子辐射的能力比纵向NPN管和衬底PNP管要差得多。
电离辐射给双极型器件带来的一个重要影响是产生瞬时光电流。由于电离辐射诱生光电流只能产生于反偏PN结，而且其大小正比于PN结空间电荷区的体积，所以，双极型晶体管的瞬时光电流在截止状态下出现，而且主要产生于反偏收集结。辐射初始时在收集结产生的光电称为一次光电流。
2）双极型晶体管的加固技术
提高电子系统抗辐射能力的重点是提高电子元器件的抗辐射能力，而微电子器件最容易受到辐射损伤，所以微电子器件的辐射加固是电子系统辐射加固的核心任务。
中子辐射引起的少子寿命的降低，以及材料电阻率的增大和瞬态电离辐射引起的光电流效应，是双极型器件的两个主要辐射失效机理。因此，双极型器件辐射加固的目标就是设法减少或消除这两种效应的影响。可采取以下几方面的措施：
（1）采用薄基区、浅结、重掺杂和小面积扩散。对于基于少子导电机构的双极型器件，少子寿命越长或少子复合率越低，则中子辐射对这种器件的影响就越弱。因此，在双极型辐射加固器件的结构和工艺设计中，应采取各种方法降低少子复合率，提高少子寿命。基区复合对双极型晶体管的电流放大系数hFE影响很大，所以，在实现器件性能的前提下，应适当减小基区宽度，提高基区掺杂浓度，采用基区掺金工艺，发射区采用浅结扩散或陡的扩散曲线，减小发射区周长和扩散窗口面积。这些方法都可以减小基区和发射区的体积，缩短少子在基区和发射区的渡越时间，从而削弱复合对hFE的影响，有效提高双极型晶体管抗中子辐射的能力。
不过，减薄基区和浅结扩散往往会对器件的其他性能产生不良影响，应该采取相应的对策。例如，收集结结深的减小以及薄基区引起的基区穿通效应，会使集-射极击穿电压BVCEO下降，故可采用外基区重掺硼（高硼环结构）的方法。又如，基区宽度减小会使基区电阻提高，将导致提前出现发射极电流集边效应，使hFE下降，频率特性变坏。为了削弱此效应，必须尽量压缩发射极条宽，提高发射极周长与收集极面积的比值。
（2）采用高掺杂材料。在保证击穿电压满足要求的前提下，尽可能降低收集区电阻率。采用外延集电极结构等方法，降低饱和压降，在版图设计上，应尽量采用小的发射区面积和收集区面积。
（3）采用抗辐射表面钝化膜。在芯片表面，采用抗辐射能力强的表面钝化层，如Al2O3、Si3N4和磷硅玻璃膜，以及它们与SiO2的多层复合膜，对减小辐射效应有明显作用。Al2O3膜的抗电离辐射能力比SiO2膜高一个数量级以上，其原因在于：一是Al2O3膜中含有大量的电子陷阱，辐照产生的电子和空穴之间的复合概率大；二是Al2O3的介电常数约为SiO2的2倍，等量的辐照诱生电荷导致的阈值电压漂移只是SiO2的一半。Si3N4的抗电离辐射的能力也可达到SiO2的3倍。