6.12.1 微电子封装技术
电路产业已成为国民经济发展的关键，而集成电路设计、制造和封装测试是集成电路产业发展的三大产业之柱，这已是各级领导和业界的共识。微电子封装不但直接影响着集成电路本身的电性能、机械性能、光性能和热性能，影响其可靠性和成本，还在很大程度上决定着电子整机系统的小型化、多功能化、可靠性和成本，微电子封装越来越受到人们的普遍重视，在国际和国内正处于蓬勃发展阶段。
在集成电路产业中，电路的设计，制造以及封装是其三大组成部分，集成电路封装的历史，其发展主要划分为三个阶段。第一阶段，在20世纪70年代之前，以插装型封装为主。包括最初的金属圆形（TO型）封装，后来的陶瓷双列直插封装（CDIP）、陶瓷-玻璃双列直插封装（CerDIP）和塑料双列直插封装（PDIP）。尤其是PDIP，由于性能优良、成本低廉又能批量生产而成为主流产品。第二阶段，80年代以后，以表面安装类型的四边引线封装为主。当时，表面安装技术被称作电子封装领域的一场革命，得到迅猛发展。与之相适应，一批适应表面安装技术的封装形式，如塑料有引线片式载体（PLCC）、塑料四边引线扁平封装（PQFP）、塑料小外形封装（PSOP）以及无引线四边扁平封装等封装形式应运而生，迅速发展。由于密度高、引线节距小、成本低并适于表面安装，使PQFP成为这一时期的主导产品。第三阶段，90年代以后，以面阵列封装形式为主。薄膜多层基板MCM（MCM-D），塑料多层印制板MCM（MCM-L）和厚薄膜基板MCM（MCM-C/D）。
一般说来，微电子封装分为三级。所谓一级封装就是在半导体圆片裂片以后，将一个或多个集成电路芯片用适宜的封装形式封装起来，并使芯片的焊区与封装的外引脚用引线键合（WB）、载带自动键合（TAB）和倒装芯片键合（FCB）连接起来，使之成为有实用功能的电子元器件或组件。一级封装包括单芯片组件（SCM）和多芯片组件（MCM）两大类。三级封装就是将二级封装的产品通过选层、互连插座或柔性电路板与母板联结起来，形成三维立体封装，构成完整的整机系统，这一级封装应包括连接器、叠层组装和柔性电路板等相关材料、设计和组装技术。这一级也称系统级封装。微电子封装是个整体的概念，包括了从一极封装到三极封装的全部技术内容。
Yole预计，2018—2024年，先进封装市场的年增长率为8%，预计在2024年达到440亿美元左右，而同一时期，传统封装市场的年复合增长率仅为2.4%。为抢占技术高地，封测厂、晶圆厂、IDM都在加紧布局先进封装。
我国封测企业通过国际并购和研发创新加速成长，全球封测市场持续回暖的背景下，我国封测产业实现了快速发展。中国半导体协会数据显示，大陆封测市场规模从2012年的1034亿元增长至2018年的2196亿元，同比增长16.1%。在2019年封测市场，大陆占比达到28%，仅次于台湾地区。但也需看到，在先进封装领域，我国企业与国际龙头仍存在较大差距，且在台积电、三星等晶圆和IDM厂商持续加码先进封装的情况下，围绕先进封装技术的争夺会更加激烈。我国企业需要卡位先进封装，把握市场机遇，提升在中高端市场的竞争力与国际话语权，推动我国封测产业的高质量、高端化发展。
现阶段，我国集成电路封装市场中，DIP、QFP、QFN/DFN等传统封装仍占据我国市场的主体，约占70%以上的封装市场份额；BGA、CSP、WLCSP、3D堆叠等先进封装技术只占到总产量的约20%。主要市场参与者包括大量的中小企业、部分技术领先的国内企业和合资企业，市场竞争最为激烈。
按照封装中组合电路芯片的数目，微电子封装可分为单芯片封装（SCP）与多芯片封装（MCP）两大类，MCP指层次较低的多芯片封装，而MCM指层次较高的多芯片封装。
按照密封的材料区分，可分为以高分子材料（即塑料）和陶瓷为主的种类。陶瓷封装的热性质稳定，热传导性能优良，对水分子渗透有良好的阻隔能力，因此是主要的高可靠性封装方法；塑料封装具有工艺自动化、低成本、薄型化封装等优点，因此塑料封装是目前市场最常采用的技术。
按照器件与电路板互连方式，封装可分为引脚插入型（PTH）和表面贴装型（SMT）两大类。PTH器件的引脚为细针状或薄板状金属，以供插入底座或电路板的导孔中进行焊接固定；SMT器件则先粘贴于电路板上再以焊接固定，它具有海鸥翅型、钩型、直柄型的金属引脚，或电极凸块引脚（也称为无引脚化器件）。
依据引脚分布形态区分，封装元器件有单边引脚、双边引脚、四边引脚与底部引脚等4种。常见的分类如下：
1）焊球阵列封装
焊球阵列封装（BGA）是20世纪90年代初发展起来的一种新型封装。BGA封装的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面，BGA技术的优点是I/O引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提高了组装成品率；虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，从而可以改善它的电热性能；厚度和质量都较以前的封装技术有所减少；寄生参数减小，信号传输延迟小，使用频率大大提高；组装可用共面焊接，可靠性高。
这种BGA的突出的优点：①电性能更好。BGA用焊球代替引线，引出路径短，减少了引脚延迟、电阻、电容和电感。②封装密度更高。由于焊球是整个平面排列，因此对于同样面积，引脚数更高。例如边长为31 mm的BGA，当焊球节距为1 mm时有900只引脚，相比之下，边长为32 mm，引脚节距为0.5 mm的QFP只有208只引脚。③BGA的节距为1.5 mm、1.27 mm、1.0 mm、0.8 mm、0.65 mm和0.5 mm，与现有的表面安装工艺和设备完全相容，安装更可靠。④由于焊料熔化时的表面张力具有“自对准”效应，避免了传统封装引线变形的损失，大大提高了组装成品率。⑤BGA引脚牢固，转运方便。⑥焊球引出形式同样适用于多芯片组件和系统封装。因此，BGA得到爆炸性的发展。BGA因基板材料不同而有塑料焊球阵列封装（PBGA），陶瓷焊球阵列封装（CBGA），载带焊球阵列封装（TBGA），带散热器焊球阵列封装（EBGA），金属焊球阵列封装（MBGA），还有倒装芯片焊球阵列封装（FCBGA）。PQFP可应用于表面安装，这是它的主要优点。但是当PQFP的引线节距达到0.5mm时，它的组装技术的复杂性将会增加。在引线数大于200条以上和封装体尺寸超过28mm见方的应用中，BGA封装取代PQFP是必然的。在以上几类BGA封装中，FCBGA最有希望成为发展最快的BGA封装，FCBGA除了具有BGA的所有优点以外，还具有：①热性能优良，芯片背面可安装散热器；②可靠性高，由于芯片下填料的作用，使FCBGA抗疲劳寿命大大增强；③可返修性强。
因为表面组装板上已经装有其他元器件，因此必须采用BGA专用小模板，模板厚度与开口尺寸要根据球径和球距确定，印刷完毕后必须检查印刷质量，如不合格，必须将PCB清洗干净并晾干后重新印刷。对于球距为0.4 mm以下的CSP，可以不印焊膏，因此不需要加工返修用的模板，直接在PCB的焊盘上涂刷膏状助焊剂。需要拆元件的PCB放到焊炉里，按下再流焊键，等机器按设定的程式走完，在温度最高时按下进出键，用真空吸笔取下要拆下的元件，PCB板冷却即可。
FCBGA所涉及的关键技术包括芯片凸点制作技术、倒装芯片焊接技术、多层印制板制作技术（包括多层陶瓷基板和BT树脂基板）、芯片底部填充技术、焊球附接技术、散热板附接技术等。它所涉及的封装材料主要包括以下几类。凸点材料：Au、PbSn和AuSn等；凸点下金属化材料：Al/Niv/Cu、Ti/Ni/Cu或Ti/W/Au；焊接材料：PbSn焊料、无铅焊料；多层基板材料：高温共烧陶瓷基板（HTCC）、低温共烧陶瓷基板（LTCC）、BT树脂基板；底部填充材料：液态树脂；导热胶：硅树脂；散热板：铜。
2）芯片尺寸封装
芯片尺寸封装（chip scale package，CSP）封装，是芯片级封装的意思。CSP封装最新一代的内存芯片封装技术，其技术性能又有了新的提升。CSP封装可以让芯片面积与封装面积之比超过1：1.14，已经相当接近1：1的理想情况，绝对尺寸也仅有32 mm2，约为普通的BGA的1/3，仅仅相当于TSOP内存芯片面积的1/6。与BGA封装相比，同等空间下CSP封装可以将存储容量提高3倍。
CSP和BGA是同一时代的产物，是整机小型化、便携化的结果。美国JEDEC给CSP的定义是：LSI芯片封装面积小于或等于LSI芯片面积120%的封装称为CSP。由于许多CSP采用BGA的形式，所以封装界权威人士认为，焊球节距大于等于1 mm的为BGA，小于1 mm的为CSP。由于CSP具有更突出的优点：①近似芯片尺寸的超小型封装；②保护裸芯片；③电、热性优良；④封装密度高；⑤便于测试和老化；⑥便于焊接、安装和修整更换。因此，90年代中期得到大跨度的发展，每年增长一倍左右。由于CSP正处于蓬勃发展阶段，因此，它的种类有限多。如刚性基板CSP、柔性基板CSP、引线框架型CSP、微小模塑型CSP、焊区阵列CSP、微型BGA、凸点芯片载体（BCC）、QFN型CSP、芯片叠层型CSP和圆片级CSP（WLCSP）等。CSP的引脚节距一般在1.0 mm以下，有1.0 mm、0.8 mm、0.65 mm、0.5 mm、0.4 mm、0.3 mm和0.25 mm等。
一般地，CSP都是将圆片切割成单个IC芯片后再实施后道封装的，而WLCSP则不同，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最后将圆片直接切割成分离的独立器件，所以这种封装也称作圆片级封装（WLP）。因此，除了CSP的共同优点外，它还具有独特的优点：①封装加工效率高，可以多个圆片同时加工；②具有倒装芯片封装的优点，即轻、薄、短、小；③与前工序相比，只是增加了引脚重新布线（RDL）和凸点制作两个工序，其余全部是传统工艺；④减少了传统封装中的多次测试。因此世界上各大型IC封装公司纷纷投入这类WLCSP的研究、开发和生产。WLCSP的不足是目前引脚数较低，还没有标准化和成本较高。
CSP封装内存芯片的中心引脚形式有效地缩短了信号的传导距离，其衰减随之减少，芯片的抗干扰、抗噪性能也能得到大幅提升，这也使得CSP的存取时间比BGA改善15%～20%。在CSP的封装方式中，内存颗粒是通过一个个锡球焊接在PCB板上，由于焊点和PCB板的接触面积较大，所以内存芯片在运行中所产生的热量可以很容易地传导到PCB板上并散发出去。CSP封装可以从背面散热，且热效率良好，CSP的热阻为35℃/W，而TSOP热阻40℃/W。
CSP技术是在电子产品的更新换代时提出来的，它的目的是在使用大芯片（芯片功能更多，性能更好，芯片更复杂）替代以前的小芯片时，其封装体占用印刷板的面积保持不变或更小。正是由于CSP产品的封装体小、薄，因此它在手持式移动电子设备中迅速获得了应用。在1996年8月，日本Sharp公司就开始了批量生产CSP产品；在1996年9月，日本索尼公司开始用日本TI和NEC公司提供的CSP产品组装摄像机；在1997年，美国也开始生产CSP产品。世界上有几十家公司可以提供CSP产品，各类CSP产品品种多达一百种以上。
WLCSP所涉及的关键技术除了前工序所必需的金属淀积技术、光刻技术、蚀刻技术等以外，还包括重新布线（RDL）技术和凸点制作技术。通常芯片上的引出端焊盘是排列在管芯周边的方形铝层，为了使WLP适应了SMT二级封装较宽的焊盘节距，需将这些焊盘重新分布，使这些焊盘由芯片周边排列改为芯片有源面上阵列排布，这就需要RDL技术。焊料凸点制作技术可采用电镀法、化学镀法、蒸发法、置球法和焊膏印刷法。目前仍以电镀法最为广泛，其次是焊膏印刷法。重新布线中UBM材料为Al/NiV/Cu、Ti/Cu/Ni或Ti/W/Au。所用的介质材料为光敏BCB（苯并环丁烯）或PI（聚酰亚胺）凸点材料有Au、PbSn、AuSn、In等。
3）系统封装（SIP）
实现电子整机系统的功能，通常有两个途径：一种是系统级芯片（systemon chip，SOC），即在单一的芯片上实现电子整机系统的功能；另一种是系统级封装（systemin package，SIP），即通过封装来实现整机系统的功能。从学术上讲，这是两条技术路线，就像单片集成电路和混合集成电路一样，各有各的优势，各有各的应用市场。在技术上和应用上都是相互补充的关系，作者认为，SOC应主要用于应用周期较长的高性能产品，而SIP主要用于应用周期较短的消费类产品。
SIP的一个重要特点是它不定义要建立的会话的类型，而只定义应该如何管理会话。有了这种灵活性，也就意味着SIP可以用于众多应用和服务中，包括交互式游戏、音乐和视频点播以及语音、视频和Web会议。SIP消息是基于文本的，因而易于读取和调试。新服务的编程更加简单，对于设计人员而言更加直观。SIP如同电子邮件客户机一样重用MIME类型描述，因此与会话相关的应用程序可以自动启动。SIP重用几个现有的比较成熟的Internet服务和协议，如DNS、RTP、RSVP等。
SIP较为灵活，可扩展，而且是开放的。它激发了Internet以及固定和移动IP网络推出新一代服务的威力。SIP能够在多台PC和电话上完成网络消息，模拟Internet建立会话。
SIP是使用成熟的组装和互联技术，把各种集成电路如CMOS电路、GaAs电路、SiGe电路或者光电子器件、MEMS器件以及各类无源元件如电容、电感等集成到一个封装体内，实现整机系统的功能。主要的优点包括：①采用现有商用元器件，制造成本较低；②产品进入市场的周期短；③无论设计和工艺，有较大的灵活性；④把不同类型的电路和元件集成在一起，相对容易实现。美国佐治亚理工学院PRC研究开发的单级集成模块（Single Integrated Module，SLIM），就是SIP的典型代表，该项目完成后，在封装效率、性能和可靠性方面提高10倍，尺寸和成本较大下降。到2010年预期达到的目标包括布线密度达到6000 cm/cm2；热密度达到100 W/cm2，元件密度达到5000/cm2，I/O密度达到3000/cm2。
尽管SIP还是一种新技术，目前尚不成熟，但仍然是一个有发展前景的技术，尤其在中国，可能是一个发展整机系统的捷径。
4）3D封装
自1958年第一颗集成电路发明至今，集成电路相关产业已经走过了60年的发展历史。在这60多年中，半导体和芯片技术发展依照着摩尔定律得到了快速发展。摩尔定律的内容为集成电路（二维）上可以容纳的电子元器件的数目每18～24个月翻一番。在过去的20年里，硅片上集成的存储器数量从100万个增长到10亿个。特征尺寸减小到22 nm已经快接近物理极限给封装带来了困难，以及成本的提高都限制了电子工业的继续发展。微电子工业开始寻求新的封装结构，人们开始把视野投向了Z方向上的器件集成——3D封装。3D封装带来更小的互联尺寸，焊点会在很短时间内全部转变为完全化合物，即全化合物焊点。由于化合物焊点具有低温形成，高温负载的特性，使得芯片堆叠变得更为简单易行，包括英特尔、台积电、三星和一些OSAT厂都投入到3D封装的研发中。
3D封装主要有三种类型，即埋置型3D封装，当前主要有三种途径：一种是在各类基板内或多层布线介质层中“埋置”R、C或IC等元器件，最上层再贴装SMC和SMD来实现立体封装，这种结构称为埋置型3D封装；第二种是在硅圆片规模集成（WSL）后的有源基板上再实行多层布线，最上层再贴装SMC和SMD，从而构成立体封装，这种结构称为有源基板型3D封装；第三种是在2D封装的基础上，把多个裸芯片、封装芯片、多芯片组件甚至圆片进行叠层互连，构成立体封装，这种结构称作叠层型3D封装。原因有两个：一是巨大的手机和其他消费类产品市场的驱动，要求在增加功能的同时减薄封装厚度；二是它所用的工艺基本上与传统的工艺相容，经过改进很快能批量生产并投入市场。据Prismarks分析，2019年全球PCB电路板的产值约为637.28亿美元，同比增长约2.1%，2018—2023年全球PCB产值复合增长率约为3.7%，预计到2023年全球PCB产值将达到约747.56亿美元；2019年中国PCB产值约为337.44亿美元，同比增长约3.2%，2018—2023年中国PCB产值复合增长率约为4.4%，预计到2023年中国PCB产值将达到约405.56亿美元。
叠层裸芯片封装有两种叠层方式，一种是金字塔式，从底层向上裸芯片尺寸越来越小；另一种是悬梁式，叠层的芯片尺寸一样大。应用于手机的初期，叠层裸芯片封装主要是把Flash Memory和SRAM叠在一起，目前已能把FlashMemory、DRAM、逻辑IC和模拟IC等叠在一起。叠层裸芯片封装所涉及的关键技术有如下几个：①圆片减薄技术，由于手机等产品要求封装厚度越来越薄，目前封装厚度要求在1.2mm以下甚至1.0mm，而叠层芯片数又不断增加，因此要求芯片必须减薄。圆片减薄的方法有机械研磨、化学刻蚀或ADP（Atmosphere Downstream Plasma），机械研磨减薄一般在150μm左右，而用等离子刻蚀方法可达到100μm，对于75～50μm的减薄正在研发中。②低弧度键合，因为芯片厚度小于150μm，所以键合弧度高必须小于150μm。与此同时，反向引线键合技术要增加一个打弯工艺以保证不同键合层的间隙。③悬梁上的引线键合技术，悬梁越长，键合时芯片变形越大，必须优化设计和工艺。④圆片凸点制作技术。⑤键合引线无摆动（NOSWEEP）模塑技术。由于键合引线密度更高，长度更长，形状更复杂，增加了短路的可能性。使用低黏度的模塑料和降低模塑料的转移速度有助于减小键合引线的摆动。目前已发明了NOSWEEP模塑技术。
与传统封装相比，使用3D技术可缩短尺寸、减轻质量；在速度方面，3D技术节约的功率可使3D元件以更快的转换速度运转而不增加能耗，寄生性电容和电感得以降低，同时，3D封装也能更有效地利用硅片的有效区域。这种封装在集成度、性能、功耗等方面更具优势，同时设计自由度更高，开发时间更短，是各封装技术中最具发展前景的一种。
传统意义上3D封装包括2.5DTSV和3DTSV封装技术，硅通孔技术（TSV）实现Die与Die间的垂直互连，通过在Si上打通孔进行芯片间的互联，无须引线键合，有效缩短互连线长度，减少信号传输延迟和损失，提高信号速度和带宽，降低功耗和封装体积，是实现多功能、高性能、高可靠性且更轻、更薄、更小的芯片系统级封装。
由于3DTSV封装工艺在设计、量产、测试及供应链等方面还不成熟，且工艺成本较高，目前业界采用介于2D和3D之前的2.5D连接层封装形式，通过在Die和基板间添加一层连接层，大幅度提高封装的输入输出（I/O）信号密度，是3DTSV封装大规模商用之前既经济又实用的方案。
芯谋研究首席分析师顾文军向《中国电子报》指出，晶圆级封装和3D封装是未来主要的封装趋势，台积电、中芯国际等晶圆代工厂和三星等IDM涉足先进封装业务，将对整个封装产业带来巨大影响。台积电引入CoWoS（基片上晶圆封装）作为用于异构集成硅接口的高端先进封装平台以来，从InFO（集成式扇出技术）到SoIC（集成芯片系统），再到3D多栈（MUST）系统集成技术和3DMUST-in-MUST（3D-mim扇出封装），进行了一系列创新。三星推出了FOPLP（扇出型面板级封装）技术，英特尔推出了逻辑芯片的3D堆叠封装方案Foveros。中芯国际与长电科技联合成立的中芯长电发布了超宽频双极化的5G毫米级天线芯片晶圆级集成封装Smart AiP。未来晶圆厂、IDM将成为推动先进封装在高端市场渗透的重要力量；周健（2015）针对3D封装与硅通孔（TSV）技术，分析了硅通孔技术的优点以及挑战，同时也简单介绍了硅通孔技术的应用。吴绪磊（2018）对3D封装全化合物焊点的生长控制进行研究，在试验基础上提出了一种快速制备完全化合物焊点的制备方法；通过控制温度、电流密度、时间参数、焊点下金属取向，来研究焊点内化合物的生长；重点观察了不同温度（250℃、280℃、310℃）下化合物生长的界面反应和形貌变化；总结出化合物（Cu6Sn5）的扩散系数和扩散激活能；得到Cu6Sn5的生长受Cu元素的扩散控制，化合物的生长厚度和时间的开平方成正比。当焊点处于液态时，加载200 A/cm2的电流密度，通过电迁移效应来促进化合物生长。试验表明：在200℃，200 A/cm2电流密度情况下呈现为化学势梯度控制Cu扩散生长；当温度升高到300℃、电流密度保持200 A/cm2的条件下，表现为电迁移引起的Cu原子通量控制生长，表现为焊点呈现极性效应；在400℃、200 A/cm2的条件下，钎料在液态条件下通电，阴极化合物厚度随时间变化呈现为先增厚后减小的情形，而阳极呈现为厚度随时间不断增加的情形。对于完全化合物焊点的结构控制，根据Cu6Sn5与铜焊盘存在比较强的取向关系这一现象，采用电镀获得具有一定择优取向的铜薄膜，来控制化合物的取向。通过探究电流密度和铜薄膜织构间的联系，发现在低电流密度，铜薄膜呈现（110）织构；而在高电流密度时，薄膜呈现（111）织构。在此基础上调整电流密度的大小，分别获得具有（111）择优取向和（110）择优取向的铜薄膜，进一步观察铜薄膜上化合物生长的界面反应和化合物形貌，得到铜薄膜的择优取向影响铜的扩散能力，进而得到不同化合物形貌。金展鹏2016年指出：材料科学正在使微电子芯片的设计和制造理念发生变革，在微电子芯片制造、组装和封装过程中，高效电阻、电容、电感和天线的微型化与集成化，必然会涉及界面反应、电迁移和晶须生长等科学问题。电子封装如图6.24所示。
图6.24 电子封装