翻转课堂模式下的课程内容规划与学时分配

（1）讲解VHDL语言的语法结构（库、实体、结构体）（1学时）。学生录入各基本功能模块的结构体部分，补充库函数，根据模块的输入输出端口信息编写实体部分，并对每个模块进行波形仿真，分析其实现的功能（6学时）。

（2）以各功能模块的VHDL程序为例，讲解VHDL语言的语句，包括顺序语句（if、case、赋值、状态机设计）和并行语句（进程、赋值、IP核的生成与调用、元件的声明与例化）（6学时）。学生录入各功能模块，进行波形仿真，分析其实现的功能（6学时）。

这两部分功能模块在课程的后期将分别用于不同的工程设计中。功能模块较多，学生两人一组，分工负责，每人录一部分。学生通过程序的录入熟悉ISE软件开发环境，掌握VHDL语言的语法规则和语句实现的功能，提高查错纠错的能力。

（3）讲解FPGA的硬件实现、ISE设计流程和外设的工作原理（5学时），其中的几个常用外设的工作原理由学生讲解。学生编写引脚约束文件和顶层文件，对工程进行综合、实现、下载、调试（16学时）。

这部分充分体现了EDA技术的模块化设计思想，学生将用前期准备好的功能模块创建多个工程，简单的工程有流水灯、点阵显示汉字、8位七段数码管动态显示、交通灯、17键键盘的按键轮询检测与键值显示，复杂的工程有LCD液晶显示、函数信号发生器、数字电压表。

模块化设计的好处是：①可读性好。每个模块实现什么功能，整个工程实现什么功能都思路清晰、一目了然。②可移植性好。不同的工程会用到相同的功能模块，直接调用即可。所以在设计前期打下良好的基础，后期的编程效率会明显提高；③便于查错纠错。当每个功能模块的波形仿真完全正确时，将它们连接起来创建工程的成功率通常较高。未实现相应功能时，可以通过波形仿真和硬件实现效果，分析问题可能出在哪个模块中，从而缩小查找范围。

关于ISE软件开发环境的操作步骤不在课堂上讲解，只在实验教学讲义中给出详细的说明，图文并茂，学生完全有能力通过实际操作去掌握它。